Codes de contrôle de parité et codes correcteurs d'erreurs - permettent de s'assurer qu'une donnée transmise ne s'est pas dégradée durant sont transport et permettent de corriger l'erreur sans demander la retransmission de la donnée.

cr  01.04.2012      r+  01.06.2024      r-  15.07.2024      Pierre Pinard.         (Alertes et avis de sécurité au jour le jour)

Le contrôle de parité est l'approche la plus simple du contrôle d'intégrité. C'est un contrôle assez primaire et permettant de déceler la modification d'un nombre, pair ou impair, de bits dans un « mot » (généralement un octet). Utilisé dans les mémoires RAM des ordinateurs, un bit additionnel à chaque mot de la RAM (mots de 8 bits ou octets, ou mots de 16 bits, etc. ...) et positionné à 0 ou à 1 de manière à ce que le total des bits à 1 soit pair avant que le mot ne soit envoyé dans un autre emplacement. À l'arrivée, si cette parité n'est pas vérifiée, la donnée a été déformée durant son transport ou un mot de la RAM est défaillant. Le renvoi est demandé. Les constructeurs d'ordinateurs choisissent ce qu'ils préfèrent : contrôle de parité ou d'imparité (portant sur les 0 ou les 1, peu importe), le résultat est le même.

Les condensats (hashcodes) (type MD-5, SHA-1, SHA-256 etc. ...) permettent de s'assurer qu'une donnée est intègre, qu'elle ne s'est pas dégradée ou n'a pas été modifiée durant son transport si ses condensats (hashcodes) au départ et à l'arrivée sont identiques. C'est un contrôle d'intégrité (applicable à des données de longueurs quelconques).

Les codes correcteurs d'erreurs vont au-delà du contrôle d'intégrité d'une donnée en permettant de la reconstruire si elle est dégradée. Cela s'applique à chacune des unités les plus simples de données (à chaque mot de 8 ou 16 bits par exemple).

Le coût (financier) de l'implémentation de codes ECC est très élevé, surtout pour la mémoire RAM. Chaque mot et prolongé de plusieurs bits permettant de détecter et reconstruire le contenu du mot en cas de perte ou de déformation des données durant leur transport.

Les cartes mères d'ordinateurs de type PC, supportant les mémoires RAM à codes correcteurs d'erreurs et la logique de correction, sont rares (si tant est qu'elles existent encore). Le principe consiste à ajouter de l'information permettant de vérifier et corriger l'erreur, ces données ajoutées alourdissant la quantité de mémoire utilisée et la quantité de données transférées d'où un coût plus élevé incompatible avec les contraintes économiques du client « grand public » et un temps de calcul additionnel induisant un ralentissement de la productivité de l'ordinateur ou une augmentation de puissance pour une productivité identique, ce qui inclue encore une fois une augmentation du coût.

L'alphabet phonétique de l'OTAN est assimilable à un code correcteur d'erreur

Dans l'ordre d'idée de l'ajout d'informations pour s'assurer que l'information envoyée est bien comprise à l'identique à l'arrivée, et être reconstituée en cas de déformation, même importante, durant son transport, il y a l'Alphabet phonétique de l'OTAN. Envoyer le mot « PTC » par onde radio est bref mais peut être incompréhensible à l'arrivée si la transmission est de mauvaise qualité. Envoyer Papa Tango Charlie est beaucoup plus long (compté en caractères, cela représente 18 caractères au lieu de 3) mais la logique d'interprétation et de déduction (du cerveau humain), à l'arrivée, permettra de reconstituer le mot « PTC » même en cas de « bruits » importants sur la ligne.

• Code ECC (error checking and correcting) (parfois erroné en : Error-correcting code)

• Code de Reed-Solomon